硬件小型化：元器件的 “毫米级选型”。团队将模块拆解为 “加密运算单元（含 2 只‘3AX81H’晶体管）、电源单元（含 3 只微型电容）、接口单元（含 4 只电阻）” 三大部分，每一部分的元器件都经过 “体积 - 性能” 的反复权衡：晶体管选用 “3AX81H”（体积 3.7 立方毫米），比最初考虑的 “3AX83” 小 37%，且抗辐射性能达标；电容选用北京无线电元件厂的 “CA-70 微型钽电容”（体积 1.9 立方毫米，容量 0.19μF），仅为 “67 式” 用电容的 1/10；电阻采用薄膜电阻（体积 0.7 立方毫米），比碳膜电阻小 67%。周明远在焊接时，需用镊子夹着元器件，在显微镜下对准 PCB 板的焊盘，稍有手抖就会焊错 —— 有一次他连续焊接 19 分钟，才将 2 只晶体管准确焊在 0.7 平方厘米的区域里，手指酸得握不住镊子：“这些元器件太小了，比绣花还难，焊错一个就要重新做 PCB 板，浪费 19 小时。”
电路布局：双层 PCB 的 “空间魔法”。为在有限面积里布置 19 个元器件和 37 厘米长的导线，团队采用双层 PCB 板设计：顶层布置加密运算单元（晶体管、运算电阻），底层布置电源单元（电容、调整电阻），通过 0.3 毫米的过孔连接两层电路，导线宽度从 “67 式” 的 1.9 毫米缩至 0.7 毫米。张工在设计 PCB 板时，用坐标纸画出每一个元器件的位置，精确到 0.1 毫米：“比如‘3AX81H’晶体管的引脚间距是 0.7 毫米，焊盘就要刚好 0.7 毫米，多 0.1 毫米就会占用旁边电阻的空间。” 最初的 5 版 PCB 板都因布线冲突导致体积超标，直到第 6 版，将导线弯曲成 “Z” 形，才将 PCB 板面积控制在 7 平方厘米（3.7×1.9 厘米），刚好能放进 37 立方厘米的外壳。
算法简化：19 层嵌套的 “精准取舍”。李敏团队将 “67 式” 的 37 层非线性嵌套算法，简化为 19 层，核心是保留 “动态 r 值（3.72-3.75，随卫星距离调整）” 和 “伪随机数频段切换”，去除冗余的 “二次校验” 步骤。简化后，算法的运算量减少 67%，刚好适配模块的微型运算电路（仅为 “67 式” 运算能力的 1/7）。但简化过程中，团队担心抗破译率下降，李敏用苏军 “拉多加 - 6” 破译设备进行模拟测试：37 层嵌套时，苏军破译时长 37 小时；19 层嵌套时，破译时长仍达 31 小时，远超遥测数据的有效期（197 分钟）。“简化不是删减关键功能，是去掉‘锦上添花’的步骤，保留‘雪中送炭’的核心。” 李敏的笔记本里，记着 19 组不同嵌套层级的破译时长数据，每一组都用红笔标注 “是否达标”。
结构设计：0.3 毫米外壳的 “强度与重量平衡”。模块外壳采用可伐合金（镍铁钴合金），厚度 0.3 毫米 —— 最初设计 0.19 毫米，测试时发现抗冲击性不足（微重力模拟中出现变形）；改为 0.37 毫米，又导致重量超标（比要求重 0.07 克）；最终确定 0.3 毫米，既满足强度要求（抗冲击加速度 19g），又控制重量在 7 克（含内部元器件共 19 克）。张工还在外壳侧面设计了 2 个 0.7 毫米的接口孔（用于电源与数据传输），孔位精准对准内部 PCB 板的接口，避免布线绕弯占用空间。“外壳不仅是保护，还要跟内部元器件配合，每一个孔的位置、每毫米的厚度，都要算清楚。” 张工的外壳设计图改了 19 版，才同时满足强度、重量、接口对准的要求。
功耗优化：70mW 的 “极限控制”。团队通过 “降低元器件工作电流” 和 “优化电路拓扑” 实现低功耗：将晶体管的集电极电流从 “67 式” 的 100mA 降至 37mA，电容的充放电频率从 19kHz 降至 7kHz；电路采用 “共射放大” 拓扑，比 “67 式” 的 “共集电极” 拓扑功耗降低 37%。测试显示，模块在加密状态下的功耗为 67mW，比 70mW 的上限低 3mW，完全满足要求。陈恒在功耗测试时，用毫伏表反复测量每一个元器件的电流：“多 1mA 功耗，卫星就少工作 1 天，我们必须做到极致。”
1970 年 3 月 27 日，第 37 轮样品通过验收：体积 37 立方厘米（3.7×3×3.5 厘米），加密抗破译率 97%，-50℃下正常工作，辐射后误码率 1×10??，功耗 67mW，重量 19 克 —— 所有指标均满足要求。当张工将样品交给总装团队时，他的手上布满了显微镜操作留下的压痕，却笑着说：“37 立方厘米，终于装满了该装的东西。”
这章没有结束，请点击下一页继续阅读！
喜欢译电者请大家收藏：(m.20xs.org)译电者20小说网更新速度全网最快。