三、历史补充与证据：分立 PCB 功能梳理档案
1965 年 7 月的《“73 式” 19 块分立 PCB 功能梳理档案》（档案号：ZH-1965-001），现存于研发团队档案库，包含 PCB 清单表、功能关联图、功耗测试数据，共 42 页，由赵工、孙工共同编制，是整合规划的核心依据。
档案中 “PCB 清单表” 按类别排序，每栏记录 PCB 名称、编号（如 “运算 - 01：矩阵乘法板”）、元件数量（1369 个晶体管、256 个电阻）、尺寸（18cm×15cm）、功耗（3.5W）、关联 PCB（如 “运算 - 01→运算 - 03：辅助运算板”），例如 “存储 - 01：程序区存储板” 标注 “元件 64 个磁芯体、32 个寄存器，尺寸 20cm×16cm，功耗 2.2W，关联主控 - 01 板”。
功能关联图用热力图标注交互频率：运算类内部连线（如矩阵板→密钥板）标注 “高频”（交互次数≥100 次 / 秒），用红色标注；运算类→存储控制类连线标注 “中频”（50-100 次 / 秒），用黄色标注；接口类→其他类连线标注 “低频”（≤50 次 / 秒），用蓝色标注，直观体现整合优先级（高频交互优先整合）。
功耗测试数据页记录：19 块 PCB 总功耗 38W，其中运算类 22.8W（矩阵板单块 3.5W×2=7W，密钥板 2.8W×2=5.6W）、存储控制类 7.6W（存储板 2.2W×2=4.4W，主控板 1.6W×2=3.2W）、接口环境类 7.6W（通信板 1.2W×3=3.6W，环境板 1.5W×2=3W），为整合后功耗分配提供依据。
档案末尾 “整合可行性分析” 指出：运算类 7 块 PCB 可整合为 1 块（元件总量约 3000 个，PCB 尺寸 20cm×18cm 可容纳），存储控制类 5 块可整合为 1 块（元件约 800 个，20cm×16cm），接口环境类 7 块可整合为 1 块（元件约 600 个，20cm×14cm），总尺寸 48cm×38cm×18cm（≤限额），可行性结论为 “高”，档案有王工、赵工签名，日期为 7 月 10 日。
四、整合方案的核心逻辑与功能划分
基于功能梳理，王工团队确定 “功能域聚合 + 信号路径最短” 的整合逻辑，将 19 块 PCB 重构为 3 块，每块覆盖一个核心功能域，减少跨板信号传输与干扰。
第一块：运算核心 PCB，整合原 7 块运算类 PCB 功能，核心逻辑为 “高频运算集中布局”—— 矩阵乘法 / 逆变换、密钥生成（含随机数）、辅助运算（模 256 / 异或）模块物理相邻，信号路径从原跨板 0.12μs 缩短至板内 0.05μs，功耗控制在 22W（原 22.8W，通过元件布局优化减少散热损耗）。
第二块：存储控制 PCB，整合原 5 块存储控制类 PCB 功能，核心逻辑为 “调度中心就近布局”—— 磁芯存储器（程序区 + 数据区）、主控单元（时序 / 指令）、异常检测模块集中，与运算核心 PCB 通过 16 位数据总线直接连接，交互延迟≤0.08μs，功耗控制在 7W（原 7.6W，优化电源布线减少损耗）。
第三块：接口环境 PCB，整合原 7 块接口环境类 PCB 功能，核心逻辑为 “低速交互集中 + 环境适配独立”—— 通信接口（短波 / 有线）、本地配置（按键 / 指示灯）、环境适配（加热 / 屏蔽）模块分区布局，与存储控制 PCB 通过 8 位控制总线连接，信号为低速传输（≤1MHz），功耗控制在 3W（原 7.6W，合并冗余电源模块）。
7 月 15 日，团队形成《3 块 PCB 功能划分方案》，附功能域边界图（标注每块 PCB 的模块范围）、信号交互图（标注板间总线连接），明确 3 块 PCB 的功能无重叠、无遗漏，覆盖原 19 块 PCB 全部功能，为后续布局设计提供框架。
五、单块 PCB 的功能布局设计
孙工团队基于功能划分，开展每块 PCB 的详细布局设计，遵循 “信号流向优化、散热均衡、抗干扰隔离” 三大原则，确保性能与可靠性。
运算核心 PCB 布局（尺寸 20cm×18cm）：采用 “L 型信号路径”—— 矩阵运算模块（左上部，含 1369 个晶体管）→密钥生成模块（右上部，含随机数噪声源）→辅助运算模块（下部，含模 256 运算器），高功率元件（如乘法器）靠近 PCB 边缘散热孔，敏感元件（随机数发生器）远离高频电路，板内电源布线采用 “星型拓扑”，电压波动≤0.05V，确保运算精度。
小主，这个章节后面还有哦，请点击下一页继续阅读，后面更精彩！
喜欢译电者请大家收藏：(m.20xs.org)译电者20小说网更新速度全网最快。